半導体プロセス・テクノロジーの微細化が進むにつれ、ソフト・エラー、ファーム・エラーの問題が深刻化しています。FPGAについても、かつては宇宙用アプリケーションでの問題ととらえられていましたが、様々なアプリケーション設計にFPGAが欠かせない存在になるとともに、このソフト・エラー、ファーム・エラーはすべての分野で無視できない問題となっています。

SRAMベースのFPGAがソフト・エラー、ファーム・エラーへの有効な対策を持たないなか、アクテル独自のテクノロジーを駆使したフラッシュおよびアンチヒューズFPGAは、中性子によって引き起こされるコンフィギュレーションの破壊に対する耐性を備えていることが、2004年2月に第三者機関であるiRoC Technologies社による試験によって立証されています。

この試験において、アクテルのフラッシュおよびアンチヒューズFPGAでは中性子の衝突によるコンフィグレーションの破壊は起こりませんでしたが、SRAMベースのFPGAではFIT（Failures in time）が、海面で1150、高度5千フィートで3900、6万フィートで54万を記録しました。1FITは、10⁹時間で1エラーが起こることを意味し、一般的にICは100以下のFITレートであり、高信頼性が要求されるアプリケーションでは、10〜20のFITレートが望ましいとされています。^＊

^＊ 注） これらのFITレートは0.15um プロセスの300万ゲートSRAM FPGAの場合の数値です。

この試験のレポートについては、各種資料（PDF）をご覧ください。

• iRoC Report: Radiation Results of the SER Test of Actel, Xilinx and Altera FPGA instances （PDF・英語/1.3MB）
• Overview of iRoC Technologies' Report: iRoC Report: Radiation Results of the SER Test of Actel, Xilinx and Altera FPGA instances （PDF・英語/35KB）

また、この試験のプレスリリースは以下をご覧ください。

• アクテルのフラッシュ、アンチヒューズFPGA 中性子によるエラー耐性が第三者機関の試験により立証 （2004年4月22日）

この問題は、メディアでも報道されています。

• アクテル FPGAのソフト／ファームエラー耐性を実証
  半導体産業新聞 （2004年8月25日）
• 半導体  微細化の落とし穴
  フジサンケイ ビジネスアイ （2004年5月25日）

なぜエラーが起こるのか？

銀河からの宇宙線が陽子や重イオンとともに地球に降りそそぎ、大気圏内で重イオンが大気内のガスと反応し高エネルギーの中性子を生成、地表に向け降下してきます。この高エネルギーの中性子が、地上で使われる半導体デバイスにもエラーを引き起こすのです。これまでの半導体は、微細化が進んでおらず、高層以外では中性子の影響を無視できましたが、微細化が進む現在地上のデバイスでも影響を受けるようになってきました。

ソフト・エラーとは？

中性子によって引き起こされるメモリのビット化けで、メモリ･セルそのものは損傷を受けていませんがデータが変わってしまいます。

ファーム・エラーとは？

SRAMベースFPGAのコンフィギュレーション・メモリ・セルに中性子が衝突することで、コンフィギュレーションが破壊され、ロジックの配線、あるいはI/O が予測しない、あるいはコントロールできないように変化することがあります。このタイプのエラーはSRAMベースのFPGAでは防ぐことはできず、エラーを検出し修正するにはコストがかかるだけでなく、システム全体の不具合を引き起こす可能性があります。これは一時的なエラーではないため、エラーの検出されたFPGAをリブートしてクリアしなければなりません。さらに、コンフィギュレーションの間違ったデバイス内では、コンテンションに起因する高電流によってデバイスや基板を損傷させる可能性もあります。

微細化が問題を深刻化？

ソフト･エラーを引き起こす電荷はデバイスのキャパシタンスと電圧に比例します。SRAMベースのFPGAのプロセス微細化が進むにつれキャパシタンスと電圧も低下し、微細化されたRAMセルは、ランダムな低エネルギー粒子によって容易にアップセットが起こるようになります。つまりより多くのエネルギーの低い中性子でもファーム･エラーを引き起こすのに十分なエネルギーを持っていることになります。SRAMセルが小さいほど ソフト･エラーの影響が深刻になるのです。