低消費電力を重視したアプリケーションや省電力への要求がますます高まり、より多くのアプリケーションにシステム消費電力の低減が求められています。今日、FPGA技術が低電力アプリケーションに広く使用されるようになり、システム消費電力の低減が、より重要な課題になっています。FPGAは近年、技術が進み製品単価が低くなったことにより、幅広く採用されるようになりました。しかし、価格の低下はトランジスタ・リーケージを高め、消費電力を犠牲にしてきました。様々なFPGA技術が異なる電力プロファイルを用いることにより、全体的なシステム設計や総電力消費に計り知れない影響を与えるのです。アクテルの超低消費電力のフラッシュFPGAは、最小消費電力、選べる電力モード、フォームファクターの小さなパッケージといった特性で業界をリードしています。

トータル・システム電力

異なるFPGA技術の消費電力を評価するには、次の基本的な５つの要素を検査する必要があります。

1. スタティック電力
2. ダイナミック電力
3. パワーアップ時のスパイク、もしくはインラッシュ
4. コンフィギュレーション電力
5. スリープ(低電力)モード電力

トータル･システム電力とは５つ全ての電力要素の時系列の組み合わせになります。

下の図はSRAMベースのFPGAとフラッシュ/アンチヒューズ不揮発性FPGAとを比較したものです。左がパワーアップ時の電力プロファイル、右が動作時の電力プロファイルです。

電力プロファイルおよび消費電力

アクテルのIGLOOデバイスを使用すると、競合他社の低消費電力製品よりも、電池寿命を10倍延長することが可能です。また、アクテルのIGLOO PLUSデバイスは、直近の競合製品と比べ、I/O当り消費電力が16分の1となります。これは総合的な電力プロファイルが優れており、5種類のシステム運用モードのいずれにおいても消費電力が少ないためです。

次の表は、ベンダー・ソフトウェアの電力解析ツールに基づくデバイス毎の電池寿命とI/O当りの電力節約量です。

アクテルのFusionプログラマブル・システム・チップ(PSC）、IGLOO、IGLOO PLUS、ProASIC3L、ProASIC3/Eの各フラッシュFPGAは、これらのデバイスで利用できる低消費電力モードを活用することで、電力消費を最小5マイクロワット（μW）まで低減できます。

IGLOO、IGLOO PLUS、ProASIC3L、ProASIC3デバイス

Fusionデバイス

アクテルのLibero IDEおよびDesigner（英語）ソフトウェアは、パワー・ドリブン・レイアウト（PDL）オプションで、Value Change Dump (VCD)ファイルのインポートによるシミュレーション、あるいはSmartPowerの設計解析データに基づいた配置を行います。パワー・ドリブン・レイアウトのフローは、殆ど設計のタイミングに影響を及ぼさずに、Fusion、IGLOO、IGLOO PLUS、ProASIC3L、ProASIC3各設計のフィジカル・レイアウトの配置を導き、低消費電力を重視するアプリケーション向けに、ダイナミック電力消費を可能な限り低減します。IGLOOの設計では、平均13%の消費電力削減を実現し、一部の設計ではダイナミック電力の消費を最大30%削減します。

パワー・カリキュレーター（英語）

• このファミリ専用のスプレッドシートに基づき、ネットリスト作成前に、これから作成する設計の電力消費を見積もることが可能です。

SmartPower（英語）

• SmartPowerは、FPGA設計/開発ツールであるLibero IDEに含まれ、ネットリストの作成、配置配線を行った後、設計の詳細な電力解析の実行が可能です。