低消費電力・高性能・低コストのバランスが取れたFPGA

ProASIC3L FPGAは、従来の世代のProASIC3 FPGAと比べ、ダイナミック電力が40%、スタティック電力が90%低下し、競合するSRAM製品とは桁違いに低い消費電力で、最大350MHzまで動作します。ProASIC3Lファミリにはまた、FPGAに最適化した32ビットのARM® Cortex™-M1プロセッサを無償で実装でき、システム設計者は、アプリケーションや数量に関係なく、スピードと電力面の設計要求に最良に応えるアクテルのフラッシュベースのFPGAソリューションを選択することができます。パワードリブン･レイアウト（PDL）を使用し、最適化したソフトウェア・ツールと組み合わせることで、消費電力を直ちに低下させることができます。商用および産業用の温度範囲で動作するデバイスで、携帯機器用、消費者向け、産業用、通信および医療といったアプリケーションをサポートするのに加え、アクテルは車載用および防衛用システムに特化して選別したProASIC3 FPGAを提供します。

ProASIC3Lファミリの製品群：

• ProASIC3L
• M1 ProASIC3L

• ProASIC3EL
• 防衛向けProASIC3EL

主な特長

• ダイナミック電力を40%削減
• スタティック電力を最大90% 削減
• ワンチップ、シングル電圧動作、電源投入後即時動作
• 高性能に最適化
• 最適化されたコスト、リプログラマブル、不揮発性
• 1.2 V から 1.5 V のコア電圧に対応
• 1.2 Vからの幅広いI/O電圧に対応
• 革新的な Flash*Freeze 技術でアクティブモードからスタティックモードへ即時に切り替え
• 全てのデバイスに無償の Cortex-M1 (ARM FPGA プロセッサ) が対応
• オン・チップAES暗号解読がオプションのインシステム・プログラミング (ISP)
• 大気中に存在する中性子によるコンフィギュレーション損失（ファーム・エラー）への耐性
• 防衛温度グレードで入手可能

1. Flash*Freeze
   Flash*Freeze enables ProASIC3L devices to switch between active and static states instantaneously within 1 μs. This feature simplifies power management so there is no need to turn off power supplies or clocks at the system level and the device retains register and SRAM content while in Flash*Freeze mode.
2. VersaTile
   The ProASIC3L low power VersaTile elements allow synthesis and mapping tools to use any tile as a three-input look-up table equivalent, a D-flip-flop, or latch (with or without enable). ProASIC3L devices with VersaTiles offer an abundance of registers so you can often choose a smaller device and still meet register requirements.
3. Advanced I/O Standards
   ProASIC3L devices support up to 19 advanced I/O standards:
   • Cold sparing I/Os
   • 700 Mbps LVDS-capable DDR I/Os
   • Up to 8 different I/O banks per chip
   • Single-Ended I/O Standards: LVTTL, LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V / 1.2 V, 3.3 V PCI / 3.3 V PCI-X, and LVCMOS 2.5 V / 5.0 V input
   • Differential I/O Standards: LVPECL and LVDS, BLVDS, M-LVDS support
   • Voltage-Referenced I/O Standards: GTL+2.5 V / 3.3 V, GTL2.5 V / 3.3 V, HSTL Class 1 and 2, SSTL2 Class 1 and 2, SSTL3 Class 1 and 2
   • Registered I/Os
   • Hot-swap compliant I/Os
   • Programmable slew rate and drive strength on outputs
   • Programmable delay, weak pull-up/down
   • Schmitt trigger option on inputs (ProASIC3EL only)
   • Pin compatibility across a given package
4. Charge Pumps
   ProASIC3L devices can be programmed from a single 3.3 V supply voltage. If remote programming is not required, ProASIC3L can be run off 1.5 V or 1.2 V core supply voltages.
5. FlashROM (FROM)
   ProASIC3L flash FPGAs include user flash memory. One kbit of flash memory, arranged in eight 128-bit pages, allows for diverse applications support, such as device serialization, secure application key storage, revision control, and selective feature enabling.
6. Routing Structure
   ProASIC3L provides millions of flash cell switches and an abundance of hierarchical routing resources, enabling extensive design and routing flexibility.
   VersaNet (segmented global) routing allows high-fanout nets to traverse small or large areas of the ProASIC3L devices with low skew and flexibility. The VersaNet network is used automatically by the software tools to route clocks and high-fanout nets.
7. JTAG (IEEE 1532)
   ProASIC3L devices use industry-standard JTAG programming (IEEE 1532). In addition, ProASIC3L devices support board-level JTAG (IEEE 1149) I/O boundary scan.
8. PLL and CCC
   ProASIC3L devices have six Clock Conditioning Circuits (CCCs) with up to six PLLs.
   • Wide input frequency range (f_{IN_CCC}) = 1.5 to 350 MHz
   • Output frequency range (f_{OUT_CCC}) = 0.75 to 350 MHz
   • Output phase shift = 0°, 90°, 180°, and 270°
9. SRAM and FIFOs
   ProASIC3L devices have embedded dual-port SRAM and FIFO blocks along the north and south sides of the device. Each variable-aspect-ratio SRAM block is 4,608 bits in size. Available memory configurations are: 256x18, 512x9, 1kx4, 2kx2, or 4kx1 bits. The individual blocks have independent read and write ports that can be configured with different bit widths on each port. Dedicated FIFO control logic enables flexible and efficient FIFO implementations.

ProASIC3Lデバイスは、アクティブ状態からスタティック状態に即時に（1マイクロ秒以内に）切り替え可能な実績のあるFlash*Freeze技術を採用しています。アクティブとスタティック間の切り替えに追加部品が不要なため、I/Oやクロック管理回路を追加せずにすみます。これにより、休止時にFlash*Freezeモードへの移行、同モードからの復帰が迅速におこなわれ、ダイナミック電力消費を削減できます。ProASIC3Lデバイスは単一電圧（1.2 Vから1.5 Vコア電源）で動作し、安全なインシステム・プログラミング（ISP）能力を持つため、フィールドでプログラムのアップデートが可能という貴重な特性を有します。

ProASIC3Lファミリは、進んだI/Oオプション、ユーザ不揮発性メモリ、レベル0の電源投入後即動作（LAPU）特性、業界で最も安全性の高いAES暗号化機能を有し、最大300万システムゲートまで対応します。

従来の高性能FPGAと比べ、電力節約はダイナミック電力の合計で40%超、スタティック電力で90%となります。