Actel: アクテルについて: プレス・ルーム: 2005年のプレスリリース: ARM7ファミリ・プロセッサを使用する複雑なFPGA開発に対応した統合設計環境Liberoの新バージョンを発表

ARM7ファミリ・プロセッサを使用する複雑なFPGA開発に対応した統合設計環境Liberoの新バージョンを発表

業界をリードするスタティック・タイミング解析とI/Oキャパビリティを強化したセキュアで包括的な設計フロー

2005年11月4日

アクテル（米国カリフォルニア州マウンテンビュー、日本法人：アクテルジャパン株式会社、東京都渋谷区、代表取締役社長：岩本　桂一）は本日、大きく機能強化された同社のLibero統合設計環境（IDE）新バージョン6.3の出荷開始を発表します。新しい統合設計環境Liberoはシンセシスから実装にいたるまで機密性の高い設計フローを提供し、業界初のソフトARM7ファミリ・プロセッサであるアクテルのCoreMP7の、アクテルのワンチップの不揮発性フィールド・プログラマブル・ゲート・アレイ（FPGA）への実装をサポートします。また、業界をリードするSmartTimeスタティック・タイミング解析環境により最小遅延サポートが強化され、高速FPGA向けに高精度のホールドタイム特性を実現します。さらに、I/O電圧割り当てが自動化されたことにくわえ、宇宙用途FPGAで業界最高の集積度を誇る、アクテルの新しいRTAX4000Sデバイスにも対応しています。

CoreMP7サポート用に最適化
Libero 6.3は先進のブロックレベルの手法を提供し、設計者はCoreMP7のまわりに集めたIPをアクテルのProASIC3/E FPGAファブリックに予測可能なタイミングでマッピングし、動作を検証できます。Magma Design Automation、Mentor Graphics、Synplicityの業界をリードするサードパーティ・ツールと密に統合されているため、CoreMP7を組み込む設計においてシームレスなシンセシス、検証、フィジカル・シンセシスが可能です。SynplicityとMagma Design Automationによって、それぞれのシンセシスおよびフィジカル・シンセシス・ツールにおけるブラックボックスのサポートが強化され、機密性の高いフローが実現すると同時に、アクテル自社ツールの最先端の暗号化技術によって、貴重なARM7のIPを不正アクセスから守ります。またタイミング解析とレイアウト機能により、CoreMP7を使用するシステム設計を簡素化、迅速化します。

SRAMベースのデバイスと異なり、アクテルのフラッシュ・アーキテクチャにおいては設計の機密性が非常に高く、さらに高度な暗号技術が採用されています。そのためARM7やユーザーのIPはリバース・エンジニアリングや盗用のおそれがなく、企業の競争優位性を維持すると同時に開発への投資を守ることができます。Libero 6.3はこの機密性の高い、独自のエンドツーエンドのフローをアクテルのデバイス向けに提供し、ARMプロセッサをソフトIPコアとしてプログラマブル・ロジックに実装することを初めて可能にしました。この結果、設計者は、バリューベースの民生機器、産業、自動車、高信頼性が要求される機器などの各種アプリケーション向けに、コスト効果の高いソリューションを作ることができます。

先進の特長と新しいデバイス・サポート
Libero 6.3ではタイミングとレイアウト機能が向上し、設計プラクティスと設計者の能率を高めることができます。アクテルの業界をリードするSmartTimeタイミング解析環境は、FPGA設計領域に初めて精密なホールドタイム解析をもたらした包括的なプロセスである「Enhanced_Min_Delay」（EMD）特性を備えています。EMDは最小遅延のために設計におけるガードバンドを余分に設ける必要をなくしたため、設計クローズまでの時間を短縮できます。こうした機能強化により、SmartTimeのユーザーは、内部およびチップツーチップ・レベルでのセットアップ検証とタイミング決定をより包括的におこなうことができます。

Libero 6.3には先進のマッチング・アルゴリズムを採用し、I/O電圧割り当てが自動化され、これまで長時間かかっていた複雑なプロセッサベース設計のI/Oスキームを最適化するプロセスが容易になりました。レイアウトの際新しいI/Oバンク・アサイナが、割り当てられていない適切なI/OにVCCI電圧とVREEピンを自動的に割り当てます。かつては手動でおこなっていた作業を自動化することで、特に80種類ものI/Oがある複雑なFPGAデバイスの場合などにおけるFPGAの設計が簡素化されます。

Libero 6.3はさらに、アクテルの新しいRTAX4000Sデバイスを使用する次世代の高信頼性宇宙機器設計向けにターゲット、レイアウトおよび検証するツールを提供します。RTAX4000Sデバイスは、システムゲート数が400万と業界最大の集積度を持つ耐放射線性FPGAです。

アクテルのツールマーケティング担当シニア・マネージャー、Michael Mertzのコメント
「アクテルは、自社開発の設計ツールとクラス最高のサードパーティのEDAツールを組み合わせた統合設計環境Libero 6.3によって、最高の価値を機能豊富なツール・スイートとともに今後も提供しつづけます。ソフトARM7ファミリ・プロセッサの実装をサポートするようにLiberoを強化したことで、この先進のマイクロプロセッサ技術をより多くのFPGA設計者が利用できるようになります。さらに、以前は手動でおこなっていたタスクを自動化し、独自のタイミング解析機能を提供することで、FPGA設計者は最適な成果を短時間で得られるようになります」

統合設計環境Liberoについて
アクテルの統合設計環境Libero 6.3は、Magma、Mentor Graphics、SynaptiCAD、SynplicityなどのEDAパートナーの最新で最高のツールとアクテル自社開発のツールとをひとつに統合したFPGA開発パッケージです。Liberoツール・スイートはミックスド・モードの設計入力をサポートしており、ハイレベルのVHDLあるいはVerilog HDLをスケマティック・モジュールと設計上でミックスさせることができます。

価格と購入方法
アクテルの統合設計環境Libero 6.3では、有償のPlatinumエディションと無償のGoldエディションがご利用になれます。PlatinumエディションはWindowsとUnixの両プラットフォームに対応しています。GoldエディションはWindowsに対応しています。どのエディションも更新可能な1年間のライセンスです。その他、詳細及び価格についてはアクテルの正規代理店にお問い合わせください。

アクテルについて
アクテル（Actel Corporation）は、米国カルフォルニア州マウンテンビューに本社を置く、ワンチップFPGAソリューションのリーディング・プロバイダです。アクテル（ACTL）は、Nasdaq National Marketに上場しています。

（注）FPGA（フィールド・プログラマブル・ゲート・アレイ）
FPGA(=Field Programmable Gate Array)は、ユーザーによってプログラムの書き換えが可能な論理デバイスで、回路データをダウンロードすることにより、回路構成を変更することが可能なLSI（大規模集積回路）を指します。チップの製造後ユーザーがプログラムして使用するため、開発・製造の初期費用などを削減することができます。

注：Actelの名称とロゴはActel Corporationの登録商標です。ARMとARM7はそれぞれARM Limitedの登録商標と商標です。その他の全ての商標とサービスマークは、それぞれの企業･団体に所有権が帰属します。