Actel: アクテルについて: プレス・ルーム: 2005年のプレスリリース: アクテル、統合設計環境Liberoの最新バージョン6.2を発表複雑なFPGAベースの設計に最高の価値と柔軟性、効率を提供

アクテル、統合設計環境Liberoの最新バージョン6.2を発表
複雑なFPGAベースの設計に最高の価値と柔軟性、効率を提供

新しいスタティック・タイミング解析エンジンとサードパーティ・サポートの拡大によりタイミング・クロージャの向上と高性能を実現

2005年7月12日

アクテル（米国カリフォルニア州マウンテンビュー、日本法人：アクテルジャパン株式会社、東京都渋谷区、代表取締役社長：岩本　桂一）は本日、設計解析とタイミング・クロージャに新機能をくわえた、統合設計環境（IDE）Liberoの最新バージョン 6.2を発表しました。今回新たにSmartTimeスタティック・タイミング解析環境を追加し、タイミング・コンストレインツの解析・管理、高度なタイミング検証、タイミング・ドリブンの配置配線と緊密に連携する予測可能なタイミング・クロージャの確保が可能になりました。また、今回アクテルとMentor Graphicsはパートナーシップを強化し、すべての顧客が無償で利用できるLiberoのGoldエディションにMentor GraphicsのModelSim アクテル・エディション（AE）シミュレーションをバンドルしました。さらにLibero 6.2 IDEは、Synplicityのシンセシス機能およびMagma Design Automationのフィジカル・シンセシス機能が強化されており、対応OSにもLinuxとSolarisがくわわっています。この最高クラスの設計ツールが統合されたLibero IDEを使用することで、フィールド・プログラマブル・ゲート・アレイ（FPGA）の設計者は品質、効率、機能性の面で最高の成果を得ることができます。

SmartTimeスタティック・タイミング解析エンジン
SmartTimeはアクテルが新しく開発したマルチビューの製品で、設計者は詳しいタイミング解析をおこなって、設計クロージャを達成するために必要なステップをすばやく決定できます。SmartTimeコンストレインツ・エディタ・ビューによって、ユーザーは精度の高いタイミング・コンストレインツのリスト作成、編集、生成ができます。これにはビジュアル・ダイアログ付きのグラフィカル・ユーザー・インターフェイスが含まれ、ユーザーがタイミング要求とタイミング例外を正確にキャプチャできるようガイドします。さらに、SmartTimeアナライザ・ビューでは、設計者はクロック・ドメインごとに最小と最大のタイミング解析ができ、インター・クロック・ドメインの解析も可能です。このツールにより、すばやくタイミング違反のパスをトラックでき、解析プロセスが容易になります。また、違反パス上の特定のタイミング例外をダイレクトに設定し、タイミング・クロージャの向上のため、要求を厳しくしたり緩めたりすることを迅速に繰り返すことができます。SmartTimeとLibero IDE 6.2に関する詳細はhttp://www.actel.comをご覧ください。

アクテルとMentor、パートナーシップを強化しModelSimを無償でバンドル
Mentor GraphicsのModelSimは、WindowsベースのVHDL、Verilog、あるいは混合言語のシミュレーション環境向けの代表的なシミュレータです。統合されたModelSim検証・デバッグ環境はバグの特定を迅速化でき、今回初めてアクテルの全顧客に無償バンドルのかたちで提供します。

サードパーティのツール・サポート強化
業界をリードするSynplicityのSynplify FPGAシンセシス・ソフトウェアは、Synopsys Design Constraints (SDC)とフィジカル・コンストレインツをフォワード・アノテートする新機能をもっています。そのためLibero 6.2 IDEはユーザー定義のコンストレインツを自動でインポートでき、さらにそれを管理、トラックして設計インプリメンテーションへ送り、設計者はタイミング・クロージャを迅速に達成できます。さらに同ソフトウェアには、アクテルのAxcelerator FPGAファミリをベースとする設計のQoRを向上させる、クリティカル・パスの再シンセシスも含まれます。

Magma Design Automationのフィジカル・シンセシス・ソフトウェアPALACEが、アクテルのAxceleratorファミリも新たにサポートしました。完全に自動化されたソフトウェアであるPALACEは、マルチクロック・リタイミング、特定アーキテクチャのマッピング、コンストレインツ・ドリブンで配置をガイドする最適化といった最新の技術を採用しています。

アクテルのアンチヒューズ・設計ツールマーケティング担当ディレクター、Saloni Howard-Sarinのコメント
「アクテルは、自社開発したツールとサードパーティのEDAソリューションからそれぞれの分野の最高の製品を統合し、ユーザーが設計目的をすぐに達成できる新しい環境と手法を実現しました。Libero IDEの新バージョンは、設計解析とタイミング・クロージャに高度な新機能を取り入れています。ユーザーは設計にコンストレインツを適用し、そのコンストレインツの効果を管理・解析して、高性能を達成しつつ効率的に、設計のタイミング・クロージャを達成できます」

Mentor GraphicsのModelSimプロダクト・マーケティング・ディレクター、John Lenyo氏のコメント
「アクテルは、評価の高い当社のModelSimソリューションとLibero 6.2 IDEを統合することでこれまでにない高い価値を提供できるでしょう。アクテルの顧客は、ModelSimのわかりやすいGUIによってすぐに作業を始められ、高性能と使いやすさを兼ね備えた強力なキャパビリティを活用できます」

SynplicityのFPGAプロダクト・マーケティング・ディレクター、Jeff Garrison氏のコメント
「アクテルとは長年にわたりきわめて強いパートナーシップを築いており、両社の顧客に常に生産性とQoRを向上させるツールを提供してきた実績を誇りに思っています。当社のソフトウェアSynplifyはLibero IDEの主要コンポーネントとして両社の顧客から信頼が厚く、time-to-marketの目標を達成しながら、Axceleratorのような先進のFPGAの性能を向上させることができます」

Magma Design Automationのマーケティング・ディレクター、Behrooz Zahiri氏のコメント
「完全に自動化された当社のPALACEソフトウェア・ツールは、スピード・グレードが他のPLDシンセシス・ツールより少なくともひとつ上の性能を実現しています。当社のPALACEツールとアクテルのAxceleratorベースの設計を組み合わせて使用すれば、スピードを少なくとも10%高速化できます。そのため性能を最大限引き出すことが可能で、性能目標を達成しつつもスピード・グレードを下げたデバイスを使用できるので、コストの削減も実現します」

価格と購入方法
アクテルのLibero 6.2 IDEは、WindowsとUnix OS対応のPlatinumエディションとWindows向けGoldエディションがご利用になれます。Goldエディションは無償です。その他、詳細及び価格についてはアクテルの正規代理店にお問い合わせください。

アクテルについて
アクテル（Actel Corporation）は、フラッシュとアンチヒューズ・テクノロジをベースとしたフィールド・プログラマブル・ゲート・アレイ（FPGA）、高機能IP（知的設計資産）コア、統合設計開発ツールとデザイン・サービスを含む独創的な不揮発性プログラマブル・ロジック・ソリューションを提供しています。アクテルは1985年に設立され、米国カルフォルニア州マウンテンビューに本社を置いています。全世界の従業員数は500人以上です。アクテル（ACTL）は、Nasdaq National Marketに上場しています。

（注）FPGA（フィールド・プログラマブル・ゲート・アレイ）
FPGA(=Field Programmable Gate Array)は、ユーザーによってプログラムの書き換えが可能な論理デバイスで、回路データをダウンロードすることにより、回路構成を変更することが可能なLSI（大規模集積回路）を指します。チップの製造後ユーザーがプログラムして使用するため、開発・製造の初期費用などを削減することができます。

注: Actelの名称とロゴはActel Corporationの登録商標です。その他の全ての商標とサービスマークは、それぞれの企業･団体に所有権が帰属します。