統合設計環境Liberoがアップグレード
大幅な機能向上と使いやすさを実現
シンプリシティのSynplify AEを無償バンドル、マグマのフィジカル・シンセシス・ツールもシームレスに統合した最高クラスのツールに
2004年6月15日
アクテル（米国カリフォルニア州マウンテンビュー、日本法人：アクテルジャパン株式会社、東京都渋谷区、代表取締役社長：岩本 桂一）は本日、Libero統合設計環境（IDE）をバージョンアップし、これまでで最も柔軟性が高く、高機能となったLibero IDE version 6.0を発表しました。合理化されシンプルになっただけでなく、業界をリードするサード・パーティの設計ツールがシームレスに統合されているため、非常に柔軟性が高く、設計期間の短縮が要求される複雑なフィールド・プログラマブル・ゲート・アレイ（FPGA）の設計効率の向上が可能となりました。Libero 6.0には、Platinum、Gold、Silverの3つのエディションがあり、無償のSilverを含むすべてのエディションで、シンプリシティ社の業界をリードするシンセシス・ツールの、Synplify®アクテルエディションがバンドルされています。このツールは、アクテルのフラッシュおよびアンチヒューズFPGAに最適化されています。
また今回から、シンプリシティのシンセシス・ツールのハイエンド製品であるSynpify Pro® AEをアクテルから直接低価格で購入できるようになりました。さらに、ユーザーは、Libero 6.0のインターフェイスから直接マグマ社のフィジカル・シンセシス・ツールPALACEのフル・バージョンにアクセスできるようになりました。このように、使い勝手の向上や、サード･パーティのツールの追加アップデートによって、Liberoはさらなる進化をとげました。
最高クラスのツールをシームレスに統合
Libero 6.0にはGUIによって、タイミングやコンストレイントを追加できるシンプリシティのSCOPE Editorが無償でバンドルされています。さらに、前バージョンでは SilverおよびGoldエディションのユーザーはアクセスできなかった、階層化されたネットリスト・ブラウザ、バッチ、あるいはコマンド・ライン・モード (Floating License用)、HDL Analystまでのインターフェイスなどにアクセスできるようになりました。
Libero 6.0では、ユーザーはアドオンとしてSynplify Pro AEを選択でき、シンプリシティのMultiPointTMテクノロジーを利用し、インクリメンタルにアクテルのFPGAを設計できます。このMultiPointテクノロジーは、ユーザーが設定したコンパイル・ポイントを元に、インターフェイス・ロジック・モデル（ILM）を作成し、設計のある部分を変更させず固定したままで、残りの部分をシンセサイズすることができます。その結果、タイミングとエリアの向上、またランタイムの高速化や大規模なデザインの設計の効率化が可能となります。また、Synplify Proソフトウェアには、素早いコード分析とデバッグを可能にするRTLグラフィカル・ビューと、ポストマップ・スケマティック・ビューを自動的に生成する、同社のHDL Analystツールが含まれます。さらに、リタイミングやレジスタ・バランシングなどの新しい改善がおこなわれています。
Libero Platinum 6.0にはマグマのPALACEソフトウェアがバンドルされており、Libero 6.0のインターフェイスから直接アクセスできます。このPALACEを利用することで、論理合成と配置配線がスムーズに行うことができ、アクテルのフラッシュFPGA、ProASIC Plusのタイミングと性能の向上が実現されます。PALACEはシンプリシティのSynplifyやSynplify Proツールのようなシンセシス・ツールと非常に相性が良く、Libero 6.0内でのシームレスなオペレーションにさらに貢献します。
このほか、SynaptiCad社のWaveFormer Lite 9.6は、テスト・ベンチ・モデルを実際の出力結果と比較することにより、タイミング結果シミュレーションの分析を非常に簡潔・迅速化する、リアクティブ・テスト・ベンチをサポートするようアップグレードされました。Verilog Change Dump(VCD)インポートによって、WaveFormer LiteでIEEE1364標準ウェーブフォームのインポートが可能です。さらに、アップグレードしたメンター・グラフィックス社のModelSim HDLシミュレーション環境もLibero 6.0にバンドルされています。
アクテルの設計ツール・マーケティング・ディレクター、Saloni Howard-Sarinのコメント
「FPGAに、より高い性能を求める声はとどまるところを知りません。シンプリシティ社やマグマ・デザイン・オートメーション社のようなサード・パーティのソフトウェア企業は、最先端の設計ツールを提供できる専門性を有しています。これら各社と提携し優れた技術を活用することで、アクテルは業界が求める高い性能の統合された設計ツールを顧客に提供することに努めています。この最新Libero IDEは、最先端のEDAツール・ベンダーとの強い関係を構築するアクテルの前向きな姿勢を示しているといえるでしょう」
シンプリシティ社のdirector of marketing for FPGA products、Jeff Garrisonのコメント
「アクテルのように、シンプリシティは設計者の生産性を向上させるため全力を投入しています。わが社のMultiPointやHDL Analystのような、直感的で分かりやすく使用が簡単な技術は、Libero IDEと組み合わせることで高いクオリティを実現でき、高速タイミング・クロージャと設計やり直し回数の削減によるコスト削減を実現する、アクテルに最適化されたソリューションを同社のお客様に提供できるのです」
使いやすさの向上
Libero version6.0では、さらに使いやすさを向上させる改善がなされています。例えば、アクテルのProject Managerのアップデートによって、複数のインプリメンテーション試行をセーブする事により、ユーザーは設計の修正箇所を構築、検証できるようになりました。アクテルのMultiView Navigatorでは、メッセージと設計フローを統一し、合理化、簡素化する新しいアクティブ・メッセージング・システムが改善されました。これにはネットリスト・ビューア機能を拡張するロジック・コーン、強化されたネットリスト・マッパとプレレイアウト・チェッカが含まれています。さらに、アクテルのACTgenは、メニュー・ドリブンのGUIの大幅な増強に対応し、さらに使い勝手を向上させ、高速タイミング・クロージャを実現しています。また、増加しているLinuxユーザーへ対応するため、DesignerのUNIX対応をRed Hat Linux 8、Red Hat Linux 9、Solaris 9にも拡大しました。
価格と購入方法
Libero 6.0 IDEは、Platinum、Gold、Silverの3つのエディションがご利用になれます。Platinumエディションは、群を抜く設計能力およびカスタマーサポートを備えた完全なソリューションです。一方、システム・ゲート数30万以下のデバイス設計用には、Goldエディションが適しています。Silverエディションはアクテルのウェブサイトよりダウンロードし1年間無償でご利用になれます。なお、LiberoもしくはDesignerと使用できるSynplify Pro AEアドオンは、別ライセンスになります。その他、詳細及び価格についてはアクテルの正規代理店にお問い合わせください。
統合設計環境Liberoについて
Libero IDEは、メンター・グラフィックス、SynaptiCAD、マグマ・オートメーション・デザインのようなEDAパートナーの業界最新で最高のツールと、アクテルのカスタム開発ツールがひとつのFPGA開発パッケージに統合されています。アクテルの製品はデザイン・ファイルをトラックし、異なるベンダのツールを相互連携させて使用する際に起こるあらゆる問題をシームレスに管理する強力な設計マネジメントを提供し、EDAツールに対する様々な要求に統合された一つのパッケージで応えます。Liberoツールはミックスド・モードの設計入力をサポートしており、ハイレベルのVHDLあるいはVerilog HDLをスケマティック・モジュールと設計上でミックスさせることができます。
アクテルについて
アクテル (Actel Corporation)は、高速通信、特定用途向け集積回路（ASIC）代替、および放射線市場向けに、アンチヒューズとフラッシュ技術をベースにしたフィールド･プログラマブル・ゲート･アレイ(FPGA)、高性能IP(知的設計資産)コア、ソフトウェア開発ツールおよびデザイン･サービスを含む、総合的なプログラマブル･ロジック･ソリューションを提供しています。アクテルは1985年に設立され、米国カルフォルニア州マウンテンビューに本社を置いています。全世界の従業員数は約500人です。アクテル（ACTL）は、Nasdaq National Marketに上場しています。
（注）FPGA（フィールド・プログラマブル・ゲート・アレイ）
FPGA(=Field Programmable Gate Array)は、ユーザーによってプログラムの書き換えが可能な論理デバイスで、回路データをダウンロードすることにより、回路構成を変更することが可能なLSI（大規模集積回路）を指します。チップの製造後ユーザーがプログラムして使用するため、開発・製造の初期費用などを削減することができます。
注：Actelの名称とロゴはActel Corporationの登録商標です。その他の全ての商標とサービスマークは、それぞれの企業･団体に所有権が帰属します。
