Actel: アクテルについて: プレス・ルーム: 2004年のプレスリリース: 統合設計環境Liberoがアップグレード ProASIC Plus FPGAの高速タイミング･クロージャと性能向上を実現

統合設計環境Liberoがアップグレード
ProASIC Plus FPGAの高速タイミング･クロージャと性能向上を実現

ChainBuilderによって容易なインシステム・プログラミングが可能に、さらにDesignerがRed Hat Linuxへ対応

2004年2月13日

アクテル（米国カリフォルニア州マウンテンビュー、日本法人：アクテルジャパン株式会社、東京都渋谷区、代表取締役社長：岩本　桂一）は本日、Libero統合設計環境（IDE）のバージョンアップ版、Libero v5.2 IDEを発表しました。これにより、フラッシュ技術によるProASIC Plusフィールド・プログラマブル・ゲート・アレイ（FPGA）使用時に、高速タイミング・クロージャを実現できるようになりました。 Libero v5.2 IDEではタイマー・エンジンとタイミング・ドリブンの配置配線が統合されており、プッシュボタンでも、顧客の需要に十分に応えることのできるパフォーマンスを提供します。そのため、設計にあたってタイミング・クロージャ達成のため繰り返し調整をする回数を減らすことができます。そして、Libero v5.2 IDEとマグマ・デザイン・オートメーションのフィジカル・シンセシス・ツールPALACETM v1.1を連携させて使用することで、アクテルのProASIC Plus FPGAの性能を平均20パーセント向上させることができます。また、アクテルのChainBuilderソフトウェアがLibero に追加されたことにより、デイジー･チェーン上にあるProASIC Plusのプログラミングとその検証を可能にします。さらに、Liberoに含まれているアクテルのフィジカル・デザイン・ツールDesignerが新たにRed Hat Linux 7.1のプラットフォームに対応するようになりました。

Libero IDEの新しい特長
タイマー・エンジンとタイミング・ドリブンの配置配線がより緊密に統合されたことで、ユーザー・コンストレイントに更に重点が置かれ、タイミング要求を満たすために配置配線に対する設計コントロールが向上されています。さらに、アクテルの配線アルゴリズムが改善され、ProASIC Plusの性能が向上しています。またマグマ社のPALACEも強化され、ProASIC Plusの性能を平均10パーセント向上させることができるようになりました。この使い勝手の良いPALACEツールは、ネットリストを受け取り、コンストレイントや詳細な設計ならびに相互接続のモデリングに基づき最適な配置決定を行います。

また、使い勝手を向上させ開発期間の短縮を実現するため、特にLiberoにあまりなじみのない設計者向けに、アクテルは新たにProject Manager Graphical Interactive Flow Windowを追加しました。これにより設計フローがよりわかりやすくなり、各設計プロセスにおけるステップ・バイ・ステップのガイドを提供します。

ChainBuilderの追加
これまで、開発者は手動でデイジー・チェーン内でデバイス及びそれらの順番を確認しなければなりませんでした。しかし、ChainBuilderが追加されたLiberoとDesignerツール・スイートは、グラフィック化されたユーザー・インターフェイスから、連結しているSTAPLファイルを作成可能です。アクテルのFlashProのようなプログラマでこのファイルを使い、FPGA,　カスタムIC、マイクロコントローラー、またはマイクロプロセッサーのデイジー･チェーンをプログラミングしたり検証したりすることができます。さらに、ChainBuilderによって、特定のアクテルのFPGAを他のアクテルのFPGA、あるいは他社のFPGAから切り離し、個別に、またはJTAGチェーンにつないだ共通のヘッダーを通じてパラレルに、プログラミングすることができます。

Linuxへの対応
オープン･ソースの導入が進む中、Linuxを採用する企業は増加しています。アクテルはDesignerをRed Hat Linux 7.1に今回対応させたことで、対応プラットフォームがより広いものとなりました。今後1年間で対応Linuxプラットフォームをさらに広げる予定です。

アクテルの設計ツールマーケティングディレクター、Saloni Howard-Sarinのコメント
「FPGAのサイズがどんどん大きくなり設計における複雑さが増すなかで、設計者がタイミング・クロージャを達成することは非常に難しくなっています。設計者はLibero v5.2 IDEとマグマ社のPALACEを連携させて使用することにより、繰り返し調整をしなくても容易に、かつ迅速にタイミング・クロージャを達成できるため、設計コストを削減するだけでなく設計サイクルを短縮することができます。アクテルは顧客に最高クラスの設計ツールを提供していくという基本方針に基づいて、今回新しくLiberoにChainBuilderツールを加えました。このことによって、これまでは煩雑でエラーを引き起こしやすかったマニュアルの認証プロセスを自動化・簡素化することができるようになったのです。また、DesignerがRed Hat Linux7.1で利用可能になったためより多くの設計者が、信頼性と高セキュリティを備えたワンチップ・ソリューション、ProASIC Plus FPGAに移行できるようになりました」

マグマ・デザイン・オートメーションのマーケティングディレクター、Behrooz Zahiriのコメント
「アクテルのProASIC Plus は独自の優れた技術と高い性能の両面において、プログラマブル・ロジック・デザインの最先端といえましょう。複雑なFPGAの設計に必要とされる性能と品質を提供できるフィジカル・シンセシス・ツールを、両社の顧客に提供することができ、非常に嬉しく思っています。現在まで、マグマとアクテルはProASIC Plus FPGAにおいてPALACEを使用した際に累計で25~30パーセントの性能向上を実現しました」

統合設計環境Liberoについて
Libero v5.2 IDEは、メンター・グラフィックス、SynaptiCAD、マグマ・オートメーション・デザインのようなEDAパートナーの業界最新で最高のツールと、アクテルのカスタム開発ツールがひとつのFPGA開発パッケージに統合されています。アクテルの製品はデザイン・ファイルをトラックし、異なるベンダのツールを相互連携させて使用する際に起こるあらゆる問題をシームレスに管理する強力な設計マネジメントを提供し、EDAツールに対する様々な要求に統合された一つのパッケージで応えます。Liberoツールはミックスド・モードの設計入力をサポートしており、ハイレベルのVHDLあるいはVerilog HDLをスケマティック・モジュールと設計上でミックスさせることができます。

価格と購入方法
Libero v5.2 IDEは2月中旬より、Platinum PS（フィジカル･シンセシス）、Platinum、Gold、Silverの4つのエディションがご利用になれます。アクテルのウェブサイトよりご登録いただいた設計者の方は、Silverエディションをウェブサイトよりダウンロードし1年間無償でご利用になれます。またPlatinum PSエディションの評価版も45日間無償でご利用になれます。その他、詳細及び価格についてはアクテルの正規代理店にお問い合わせください。

マグマ・デザイン・オートメーションについて
マグマ社は、全体的な設計期間やコストを削減すると同時に、面積、タイミングやパワーを考慮し、最大限のQoRを実現しつつ、非常に複雑な集積回路(IC)を設計するための最先端ソフトウェアをご提供しています。また、マグマ社は、一度で実行できるプロトタイピング、シンセシス、配置配線、シグナルおよびパワー・インテグリティチップ設計機能をはじめとする完全なRTL-to-GDSIIデザイン・フローご提供し、「The Fastest Path from RTL to Silicon?」を実現します。また、マグマ社のソフトウェアには、プログラマブル・ロジック・デバイス(PLDs)、キャパシタンス抽出、キャラクタライゼーションおよびモデリング用の最先端フィジカル・シンセシスおよびアーキテクチャ開発ツールがあります。同社は、NASDAQ（チッカー・シンボルLAVA）で株式公開されています。米国マグマ・デザイン・オートメーション社のWebサイトwww.magma-da.comをご参照ください。

アクテルについて
アクテル (Actel Corporation)は、高速通信、特定用途向け集積回路（ASIC）代替、および放射線市場向けに、アンチヒューズとフラッシュ技術をベースにしたフィールド･プログラマブル・ゲート･アレイ(FPGA)、高性能IP(知的設計資産)コア、ソフトウェア開発ツールおよびデザイン･サービスを含む、総合的なプログラマブル･ロジック･ソリューションを提供しています。アクテルは1985年に設立され、米国カルフォルニア州マウンテンビューに本社を置いています。全世界の従業員数は約500人です。アクテル（ACTL）は、Nasdaq National Marketに上場しています。

（注）FPGA（フィールド・プログラマブル・ゲート・アレイ）
FPGA(=Field Programmable Gate Array)は、ユーザーによってプログラムの書き換えが可能な論理デバイスで、回路データをダウンロードすることにより、回路構成を変更することが可能なLSI（大規模集積回路）を指します。チップの製造後ユーザーがプログラムして使用するため、開発・製造の初期費用などを削減することができます。

注：Actelの名称とロゴはActel Corporationの登録商標です。その他の全ての商標とサービスマークは、それぞれの企業･団体に所有権が帰属します。