アクテル  FPGAのソフト／ファームエラー耐性を実証
第３者機関にて試験を実施

半導体産業新聞

2004年8月25日

アクテルは、最先端FPGA（Field Programmable Gate Array）における中性子エラーを測定し、同社のFPGA製品が中性子によって引き起こされるソフトエラーおよびファームエラーに対する耐性を備えていることを発表した。同試験はアクテルがiRoC Technologiesに依頼し、ニューメキシコ州ロスアラモス国立研究所のLos Alamos Neutron Science Centerにて実施されたものである。

半導体プロセスの微細化により、トランジスターサイズの小型化、ベース電圧が低下し、トランジスターが中性子によってコンフィギュレーションエラーを起こす可能性が高いことがクローズアップされている。中性子は宇宙からの放射線が大気と衝突することにより大気圏で発生し、地上にまで降下してくるが、6万フィートで最も多く、地上に近づくにつれ量が減少してくる。ただし、北極および南極など高緯度の場所では磁場の影響でより多く発生するとされている。

中性子がトランジスターに入りこむと、トランジスターが本来オンにならないタイミングでオンになることで「ソフトエラー」が起こるとされている。これは80年代にDRAMで、90年代にSRAMで発見されている。中性子は導体をも通過してしまうため、防ぐ手段はないとされている。

ただし、すべてのICが影響されているわけではなく、SRAMメモリーおよびSRAMベースのFPGAにその影響が顕著という。SRAMベースのFPGAは、ソフトエラーのほか、間違って配線される、間違ったロジックになるなどの「ファームエラー」も懸念されている。FPGA内のブロックRAMに対してはロジック部にECC（Error Correcting Code）を設計するなどでエラーに対応できるが、汎用配線マトリックスやロジックモジュールのエラーには対応できないとされている。このファームエラーは1度起こると、リセットして再びコンフィギュレーションをやり直す以外に修復することができないなど深刻だ。

同試験は業界規定のJESD-89試験法に基づいて実施。試験方法としては、対象デバイスとして他社のSRAMベースのFPGAとアクテルのフラッシュベースのFPGAの「ProASIC Plus」およびアンチヒューズベースのFPGA「Axcelerator」を使用し、高高度で数10年から数100年経過したのと同じ効果を持たせる加速度試験を実施している。その結果、フラッシュベース製品およびアンチヒューズベース製品では中性子の衝突によるコンフィグレーションのビット化けによる誤動作は起こらなかった。

一方で、SRAMベースのFPGAの1製品はFIT（Failures in time）（10の9乗時間で1エラー起こること）が海面で1150、高度5000フィートで3900、一般航空機の飛行する3万フィートで17万、6万フィートで54万との結果が出ている。なお、一般的なICのFITは100以下であることが必要とされており、高信頼性が要求されるアプリケーションでは10〜20程度が望ましいとされている。

また、SRAMベースのFPGAを様々なアプリケーションにおいても試験を行った。その結果、3万フィートで使用するフライトコンピューターシステムでは、FITレート4万7000で、MTBF（Mean Time Before Failure）（エラーが起こるまでの時間）は1.33時間となった。また、高度5000フィートでは、SONET/SDH通信ネットワーク、車載用エアバック、通信端末においてMTBFは順に222時間、1.82時間、0.18時間となった。