Cortex-M3主要特性 Cortex-M3器件知识产权
 设计软件设计硬件技术资料

Cortex-M3: 针对嵌入式应用而设计的ARM 处理器

ARM® Cortex™-M3 32位处理器经专门设计，为微控制器、汽车车身系统、工业控制系统和无线网络等广泛应用提供了一个高性能、低成本的平台。作为包含在Actel SmartFusion 系列FPGA中的硬件资源，Cortex-M3处理器在容量和速度之间达到了平衡，工作频率高达100 MHz，并且可供免费使用。Cortex-M3处理器的核心基于三级管线哈佛(Harvard)总线架构，整合了硬件单周期乘法器和硬件除法器等先进功能。该处理器采用Thumb®-2指令集实现，并具有非对齐数据存储和原子位操作等功能，能够提供世界一流的32位处理器性能。这款可配置Cortex-M3处理器连接先进高性能总线(AHB)，可让设计人员构建自己的子系统，并轻易增加外设功能性。除了Actel SmartDesign 和 SoftConsole以及ARM RealView®工具之外，成熟的ARM生态系统中的众多第三方供应商还提供有大量广泛的支持工具，从编译器和调试器到实时操作系统(RTOS)解决方案俱备。

Cortex-M3主要特性

ARMv7-M架构，针对微控制器和低成本应用而优化
硬件单周期乘法和硬件除法指令>
- 单周期完成32位乘法
- 2 到 12个周期内完成带符号和不带符号除法操作
Thumb-2指令集
- 更高的性能、能效和代码密度水平
- 混合编码能力，无需模式间互相配合
- ARM7性能级，Thumb级代码密度
分层结构，紧密结合外设
- CM3Core 内核
  - 基于经过改进的哈佛总线架构，结合I-code 和 D-code总线
  - 高效3级管线+分支预测
  - 嵌套矢量中断控制器(NVIC)
  - 基于堆栈的高效门计数寄存器模型
  - 可配置1到150个物理中断；多达256个优先级
  - 非屏蔽中断(NMI)，可实现关键的中断功能
  - 通过尾链(tail chaining)、延迟到达服务(late arrival service)和堆栈弹出抢占技术来缩短延时
  - 中断嵌套(堆栈)
  - 动态重置中断优先权
- 存储器保护单元(MPU)
  - 可选部分，用于处理任务和数据保护的分隔
  - 支持多达8个区域，每个区域又可划分为8个子区域
  - 区域大小从32字节始，最大可达4GB可寻址空间
- 数据观察点和跟踪单元(DWT)
  - 执行硬件断点，提供指令执行统计
  - DWT配置包含数据匹配
- Flash补丁和断点单元(FPB)，执行6个程序断点和2个字面数据(literal data)取数断点
- 调试端口(SWJ-DP)
  - 串行线JTAG调试端口(SWJ-DP)，实现JTAG 或 SW协议调试
  - 在上电时SWJ-DP默认为JTAG模式
  - 在调试引脚上提供特定控制序列以切换到SW模式
- 跟踪端口接口单元(TPIU)
  - 通过配置仅支持仪表跟踪宏单元(ITM)调试跟踪
  - 串行线模式用于TPIU输出数据，覆盖在JTAG TDO端口上
  - 同时使用SW调试和ITM
- Cortex-M3技术参考手册描述的ROM表
- AHB总线阵列的单个共享代码总线结合了I-Code 和 D-Code总线，由Cortex-M3内部执行总线访问仲裁
- 150 个中断 (包括 NMI在内151个)
- 32个中断优先级
预配置的存储器映射
高达4GB的可寻址存储空间
预定义代码、存储器、外部器件和外设的地址
用于供应商专用寻址的专门空间
带位绑定的原子位操作
- 直接访问单比特位数据
- 两个1 MB位绑定区，用于存储器/外设与32 MB 别名存储区(alias regions) 的映射
- 原子操作，其它总线活动无法中断
非对齐数据存储和访问
- 需要不同字节长度的数据的连续存储
- 单内核访问周期内完成数据访问
集成睡眠模式
- Sleep Now模式，可立即切换到低功耗状态
- Sleep on Exit模式，可在中断处理之后进入低功耗状态
- 可将节能扩展到其它系统组件
拥有广泛全面的开发工具支持