使用 DDR 与 Actel Flash 器件接口
Actel 器件的双倍数据速率 (DDR) 接口提供一个从单倍数据速率 (SDR)内存接口转向更快的接口的移植途径，以便面向那些增强型应用。
DDR 内存接口可在不增加时钟频率或总线带宽的前提下实现器件带宽翻倍。DDR SDRAM 能以两倍于时钟频率的速率捕获与时钟源同步的数据。
这些器件利用了称之为 2n-预取架构，其内部数据总线是外部数据总线的两倍。DDR 接口的核心与 SDR 接口类似，具有识别地址和控制、分组结构和刷新要求。两者间的主要差别是实际的数据接口。SDR 属于整体同步，利用时钟脉冲的正沿进行；DDR 则是真正的源同步，在一个时钟周期捕捉数据两次。
以下是 DDR 器件性能提升的总结：
- DDR 利用系统时钟的差分信号
- 数据在时钟脉冲的正沿和负沿进行传输
- 采用 SSTL-2 信令技术
使用 DDR I/O 的出色范例：在这个应用中，FPGA 从外接存储器、FPGA 或另一个外部器件读取数据
数据通过缓冲进入 FPGA，并被捕捉到 DDR 寄存器中，该寄存器将数据分成 QR和 QF 两个输出。QR 是时钟脉冲上升沿的输出；QF 是下降沿的输出。数据寄存在 Actel ProASIC3 FPGA 的双端口 SRAM 中。通过控制逻辑电路来控制地址空间，将来自 DDR I/O 寄存器的数据写入 FPGA 内的 SRAM，以作内部处理。
与此同时，这些数据也可从 SRAM 通过输出 DDR 寄存器在相同时钟周期内传送到某个外接器件。这样，较之于 SDR，进入 FPGA 的数据吞吐量就会翻倍；每个时钟脉冲沿都捕捉和寄存每位数据。采用这种技术，就可在较少的时钟周期内将多个数据位填写到几个 RAM 地址上。类似地，也可将数据通过输出寄存器传送到某个上位器件，从而减少使用引脚的总数。
Actel 提供参考设计和开发板卡，用于演示从 PCI 总线到外部 DDR 存储器的通信路径。要了解有关 Actel 基于 Flash FPGA 的 DDR 接口的更多信息，请访问网页 利用面向 ProASIC3/E 的 DDR 应用笔记(英文).
